URL: https://www.overclockers.at/prozessoren/die_definition_des_fsb_hallo_mehr_134064/page_1 - zur Vollversion wechseln!
Hi, wollte mich in dieses Geschene hier ebenfalls einarbeiten, deswegen habe ich mich hier angemeldet.
Zunächst einmal ein "Hallo" in die Runde, freut mich hier sein zu dürfen!
Also, ich habe ein Problem das mich bedrückt, wenn ihr wollt könnt ihr es auch in einen anderen Bereich verschieben, ich möchte nur, dass diese Frage mich in Zukunft endlich nicht mehr plagt!
Habe mir so einige Blockdiagramme und Definitionen durchgelesen - obwohl man im INet auch bei den Definitionen auf die schärfsten Sachen gelangt - und bin jetzt zu dem Entschluss gekommen das der Front-Side-Bus die Verbindung zwischen dem CPU und der Northbridge ist (wusste das schon vorher, nur es kamen immer wieder Menschen auf mich zu, die etwas anderes behaupteten und ich wollte endlich den endgültigen Beweis dafür!). So, ... nun meine Frage (möchte mir Speicher bestellen): Kaufe mir 500 MHz Speicher, dann müsste ich den FSB ja auf 250 MHz erhöhen um diesen auszunutzen, richtig? Richtig! Verstehe aber eines nicht daran, was hat der FSB mit dem Speicher zu tun, wenn es doch ausschliesslich die Verbindung zwischen CPU und NB bildet. Der Speicher hat mit dieser Leitung doch garnichts am Hut, da er selber nur an die NB geklemmt ist?
Andersherum:
Das tolle an den "neuen" Boards ist doch, dass sie asynchrone Taktraten ermöglichen.
Ich habe im Moment meinen FSB standardmässig auf 200 MHz (werde erst anfangen mit dem OCen wenn der Speicher da ist und bis meine Fragen diesbezüglich geklärt sind ) und noch 333er Speicher drin, der mit 166 MHz läuft. Hier wird der Speicher doch auch nicht "mitübertaktet", wieso sollte es dann bei dem 500er der Fall sein, ich nehme mal an ich habe da etwas missverstanden.
Ich bitte drigendst um Aufklärung und bitte kein Noob-geflame, möchte doch auch nur dazulernen!
Btw: Echt Hammer Board habt ihr hier, habe mir schon so einiges durchgelesen, bin megaglücklich hier gelandet zu sein!
Schönen Abend noch
-timmy
zeas !
also was der FSB jetz per def genau is weiß ich nicht. die angaben beziehen sich jedenfalls auf den takt zwischen NB und speicher. dieser takt is häufig gleich mit dem takt NB-CPU, deswegen wird der auch FSB genannt, häufig auch "interner FSB", also der interne FSB der CPU.
den 500er kannst problemlos kaufen. 500 sagt nur, dass er 500 packt, aber laufen lassen kannst ihn natürlich auch auf 400 (200).
seas,
eine technische definition des FSBs wirst du sicher im www finden.
an der NB und CPU kontrollieren auch den speicher, darum hängt er vom HTT bzw FSB bei nicht HTT-systemen ab.
da du das schon ins oc board der AMDs postet, nehm ich mal einfach frech an, du hast einen Athlon64.
dabei heißt das nun HTT und kann inkorrekterweise ungefähr mit dem damaligen FSB verglichen werden. Der FSB kommt dann auf 2x5x(bei So939) HTT. was bei einem sockel939 board also 2000mhz fsb ergeben würde.
der einfachheit halber ersetze in deinem gehirn bei athlon64 einfach FSB durch HTT
mit ddr500 ram kannst du bei einem HTT von 250 1:1 fahren, sprich ohne anderen teiler, (bzw "asynchron" wie ebenso fälschlicherweise behauptet wird).
dabei mußt du aber den HTT multiplikator auf 4 runterdrehn.
Danke schonmal für deine Antwort.
Habe allerdings noch ein paar Fragen.
Wieso nennt ihr ihn hier HTT, der Name des Busses heisst doch nur "Hypertransport" wo schnappst du dir das letzte T weg, vom Ende nochmal?
Gibt es eine "technische" Begründung dafür, das ich den HTT-Multi auf 4x herabsetzen muss? Würde mich interessieren!
Das der Speicher jetzt doch vom FSB/HTT abhängt macht mich seelisch fertig , verstehe den Zusammenhang nicht da doch an der Northbridge der HTT bereits zu Ende ist. Warum wird auf den zahllosen Blockdiagrammen dann nicht zwischen NB und RAM auch noch ein stumpfes "Hypertransport" drangeschrieben?
Mooment, beim Athlon 64 hängt der Speicher gar nicht an der Northbridge, sondern an der CPU.
Zitat von timmyAndersherum:
Das tolle an den "neuen" Boards ist doch, dass sie asynchrone Taktraten ermöglichen.
Ich habe im Moment meinen FSB standardmässig auf 200 MHz (werde erst anfangen mit dem OCen wenn der Speicher da ist und bis meine Fragen diesbezüglich geklärt sind) und noch 333er Speicher drin, der mit 166 MHz läuft. Hier wird der Speicher doch auch nicht "mitübertaktet", wieso sollte es dann bei dem 500er der Fall sein...
Ai, ... höre ich mich wirklich so anfängerhaft an, dass man bei mir noch von Strassen und Autos sprechen muss?
Zitat von timmyAi, ... höre ich mich wirklich so anfängerhaft an, dass man bei mir noch von Strassen und Autos sprechen muss?
Es stehen noch 2 Fragen aus:
1. Gibt es eine "technische" Begründung dafür, das ich den HTT-Multi auf 4x herabsetzen muss? Würde mich interessieren!
2. Das der Speicher jetzt doch vom FSB/HTT abhängt macht mich seelisch fertig , verstehe den Zusammenhang nicht da doch an der Northbridge der HTT bereits zu Ende ist. Warum wird auf den zahllosen Blockdiagrammen dann nicht zwischen NB und RAM auch noch ein stumpfes "Hypertransport" drangeschrieben?
ad 1.: Ja, weil du den HTT-Bus sonst überlastest. geringe übertaktungen macht er schon mit, allerdings bei leichter möglichen instabilitäten. 257x4 hat er bei mir noch stabil verkraftet.
ad 2.: Weil es "relativ" unwichtig ist und die leute eh nicht zwischen FSB und HTT unterscheiden können bzw wollen.
Da der speichercontroler ja auch von der CPU abhängig ist, hängt eben der speichertakt vom HTT ab. Hierbei werden sogenannte teiler verwendet. stellst du deinen ram (wenns zb pc3200 sind) auf 166mhz, und den HTT auf 240mhz und dessen multi auf 4x.
angenommen deine cpu wäre ein 3200+ mit einem multi von 10, dann käme folgendes dabei raus.
CPU: 2400MHz
RAM: CPU-Takt/12 = 200MHz
Damit liefen die rams wieder mit ihrem "normalen" takt.
overclockers.at v4.thecommunity
© all rights reserved by overclockers.at 2000-2025