Gerüchte rund um R700

Ich glaube nicht, dass es hier noch um solche Späße wie CF und SLI geht - wäre einfach nie praktikabel. Es hat ja schon vor einiger Zeit geheißen, die Zukunft läge in der Aufspaltung der fetten Chipmonster mit mieserablen Yieldraten in kleine Basischips mit einem vernünftigen Set an Shadern, die dann von der Budget- bis zur Highend-Karte dieselben sind und die einzelnen Klassen eben nur durch die Anzahl der solchermaßen verbauten Chips bestimmen. Und dann gibt es entweder einen Master-Chip der Speicherbandbreite und Kommunikation für alle Chips verwaltet, oder diese Logik ist in diesem "Basischip" vorhanden und einer spielt dann den Chef (dafür dann in allen anderen Chip redundante Transistoren ohne Arbeit), oder es gibt auf der Platine zwischen den verschiedenen Chips eine Art Netzwerktopologie. Larrabee ist ja z.B. genau so aufgebaut und auch die etablierten GPU-Hersteller werden natürlich diesen Weg gehen, vll. ist R700 nur ein solcher Vorbote.

Ich sehe das genauso wie t3mp, ich denke nicht, daß es dabei um treiber-basiertes Threading geht. Ich denke auch eher, daß man die Shadereinheiten in mehrere "Building Blocks" aufteilt, die dann untereinander über eine sehr schnelle Punkt-zu-Punkt Verbindung kommunizieren. Ob Packet-orientierte Kommunikation mit Routing usw. Sinn macht, weiß ich nicht, aber najo, bei PCI Express klappts ja auch, also wieso nicht?

Das ganze Konstrukt dürfte dann für Treiber wie Applikation wie ein Kern aussehen, nur die Yields ließen sich weitaus besser nutzen, und die Kerne wären modularer, und die gesamte Hardware käme aus einem einzelnen Entwicklungspfad.

Nehmen wir an, nVidia bringt ein Monstrum auf den Markt, das nicht zu schlagen ist, dann könnte ATi hergehen, und einen gegebenen Chip z.B. einfach um 1 ROP und 4 Shaderblöcke zu je 16 Shaderprozessoren (oder so) erweitern, und man müßte dazu nicht den ganzen Kern redesignen... Der Relaunch kommt prompt, neue, aktualisierte Treiber sind keine nötig usw...

Zitat von GrandAdmiralThrawn

Ich sehe das genauso wie t3mp, ich denke nicht, daß es dabei um treiber-basiertes Threading geht. Ich denke auch eher, daß man die Shadereinheiten in mehrere "Building Blocks" aufteilt, die dann untereinander über eine sehr schnelle Punkt-zu-Punkt Verbindung kommunizieren. Ob Packet-orientierte Kommunikation mit Routing usw. Sinn macht, weiß ich nicht, aber najo, bei PCI Express klappts ja auch, also wieso nicht?

Das ganze Konstrukt dürfte dann für Treiber wie Applikation wie ein Kern aussehen, nur die Yields ließen sich weitaus besser nutzen, und die Kerne wären modularer, und die gesamte Hardware käme aus einem einzelnen Entwicklungspfad.

Nehmen wir an, nVidia bringt ein Monstrum auf den Markt, das nicht zu schlagen ist, dann könnte ATi hergehen, und einen gegebenen Chip z.B. einfach um 1 ROP und 4 Shaderblöcke zu je 16 Shaderprozessoren (oder so) erweitern, und man müßte dazu nicht den ganzen Kern redesignen... Der Relaunch kommt prompt, neue, aktualisierte Treiber sind keine nötig usw...

dann bekommst aber zusätzliche probleme wie inter-die latency etc.
und latency is ned garade für unwichtig für die performance eines chips.
Auf b3d spekulierens ja um den grund, warum eine 2900xt nur so schnell wie eine HD3870 ist, oder besser warum die genau gleichschnell ist. (stichwort bandwidth/latency )

imho würd sich ein 16/32bit link kaum für sowas eigenen.

3ghz HT link hat 24Gb/s (48 Gb/s wenn ma bidirketional rechnet)

ich weiß nicht ob das genung ist, wenn ma bedenkt, dass eine HD2900XT 128Gb/s und eine HD3870 77Gb/s hat.

du vergisst, das der meiste traffic über die bridge geht.

sonst wär cf nicht möglich auf 16x/4x boards.

ja gibts, aber die geht extreme in die knie, und ist nur für die "kleineren" grakas.

http://www.hexus.net/content/item.p...6683&page=1

war noch das mit den dongeln, aber man sieht das die performance extrem nachläst.

R700 has taped out - sagt zumindest der Inquirer.