Pentium 4 Risc oder Cisc?

Print Page

BigA 05.06.2005 - 15:44 1557 11

Posts

BigA Little Overclocker Registered: Jul 2002 Location: Vienna Posts: 82	05.06.2005 - 15:44 Hi, Hab da mal ne Frage. Muss ein Referat über Risc und Cisc Prozessoren halten und würd gerne wissen was der Pentium 4 für ein Prozessor ist. Hab bissl gegoogelt aber keine klare antwort gefunde. Manche behaupten er sei ein reiner Cisc Prozessor, manche sagen er hat etwas von beiden und andere wiederum sagen er sei ein risc Prozessor. Wär nett wenn ich da mal etwas klarheit bekommen würde. Danke
Master99 verträumter realist Registered: Jul 2001 Location: vie/grz Posts: 12761	05.06.2005 - 15:47 AFAIK lassen sich heutige cpu's schon lange nicht mehr eindeutig in die ein oder andere ecke stellen sondern sind eher mischgulanzen.
COLOSSUS Administrator GNUltra Registered: Dec 2000 Location: ~ Posts: 12204	05.06.2005 - 15:49 Man nennt diese Architektur heute "Post-RISC".
BigA Little Overclocker Registered: Jul 2002 Location: Vienna Posts: 82	05.06.2005 - 17:00 danke für die schnelle antwort und weiß jemand wie das verhältniss aussieht? also ists eher cisc oder risc, oder ausgeglichen?
manalishi tl;dr Registered: Feb 2001 Location: Feldkirch Posts: 5977	05.06.2005 - 17:02 das instructionset ist schon eher komplex.
TheHackman 48°12'N 16°19'E Registered: Jul 2001 Location: /eu/at/wien Posts: 2419	05.06.2005 - 17:09 generell wurde uns vermittelt: risc kern mit cisc environment
SYSMATRIX Legend Legend Registered: May 2000 Location: ~ Posts: 5019	05.06.2005 - 19:13 Zitat von manalishi das instructionset ist schon eher komplex. die front-end ISA ist x86, dh vollkommen klar, die backend ISA ist definitiv nicht CISC.
Indigo raub_UrhG_vergewaltiger Registered: Mar 2001 Location: gigritzpotschn Posts: 6703	06.06.2005 - 08:10 mischkultur
BigA Little Overclocker Registered: Jul 2002 Location: Vienna Posts: 82	06.06.2005 - 19:26 danke check jetzt endlich wie das is
Ringding Pilot Registered: Jan 2002 Location: Perchtoldsdorf/W.. Posts: 4300	06.06.2005 - 22:26 ISA (instruction set) ist pures CISC, wie es halt seit dem 8088 besteht. Unterschiedliche Instruktionslängen, Adressoperanden, ... Nachdem dieser unstrukturierte Kauderwelsch nicht sehr schnell ausgeführt werden kann, wird vor den CPU-Kern, der µ-Code erwartet, ein CISC-to-RISC-Übersetzer gepflanzt - mit Caching. Raus kommt ein schön strukturierter instruction stream, der zügig ausgeführt werden kann.
SYSMATRIX Legend Legend Registered: May 2000 Location: ~ Posts: 5019	07.06.2005 - 14:40 Zitat von Ringding ISA (instruction set) ist pures CISC, wie es halt seit dem 8088 besteht. Unterschiedliche Instruktionslängen, Adressoperanden, ... Nachdem dieser unstrukturierte Kauderwelsch nicht sehr schnell ausgeführt werden kann, wird vor den CPU-Kern, der µ-Code erwartet, ein CISC-to-RISC-Übersetzer gepflanzt - mit Caching. Raus kommt ein schön strukturierter instruction stream, der zügig ausgeführt werden kann. ja, wobei manche instruktionen vom µ-code sequenzer erst erzeugt werden, andere aber schon fixed gemappt werden.
Bullet0x Here to stay Registered: Dec 2004 Location: Austria Posts: 1426	07.06.2005 - 14:50 Zitat von TheHackman generell wurde uns vermittelt: risc kern mit cisc environment bingo genau so habens wir auch in da schule gelernt.. der kern is risc und der rest cisc